“十一五”高等院校规划教材 DSP原理及电机控制系统应用

2 (p1): 上篇 基础篇
2 (p2): 第1章 DSP处理器简介
2 (p3): 1.1 DSP芯片的主要特点
5 (p4): 1.2 电机控制对DSP的要求
6 (p5): 1.3 飞思卡尔DSP简介
6 (p6): 1.3.1 DSP56800内核的特点
8 (p7): 1.3.2 DSP56800E内核的特点
10 (p8): 1.3.3 电机控制用DSP简介
15 (p9): 1.3.4 典型飞思卡尔DSP的引脚分布及其主要特点
25 (p10): 第2章 DSP56800E内核的结构
25 (p11): 2.1 核心编程模型
27 (p12): 2.2 双哈佛存储器结构
28 (p13): 2.3 系统结构与外设接口
28 (p14): 2.3.1 内核结构
29 (p15): 2.3.2 地址总线
30 (p16): 2.3.3 数据总线
30 (p17): 2.3.4 数据算术逻辑单元（ALU）
31 (p18): 2.3.5 地址产生单元（AGU）
31 (p19): 2.3.6 程序控制器与硬件循环单元
32 (p20): 2.3.7 位操作单元
32 (p21): 2.3.8 增强型片内仿真单元（增强型OnCE）
32 (p22): 2.4 DSP56800E内核之外的模块
33 (p23): 2.4.1 程序存储器
33 (p24): 2.4.2 数据存储器
33 (p25): 2.4.3 引导存储器
34 (p26): 2.4.4 外部总线接口
34 (p27): 2.5 DSP56800E数据类型
34 (p28): 2.5.1 数据格式
34 (p29): 2.5.2 有符号整数
35 (p30): 2.5.3 无符号整数
35 (p31): 2.5.4 有符号小数
35 (p32): 2.5.5 无符号小数
36 (p33): 第3章 DSP56F8300 DSP外设
36 (p34): 3.1 模／数转换器（ADC）
36 (p35): 3.1.1 简介
36 (p36): 3.1.2 特点
38 (p37): 3.1.3 功能简介
39 (p38): 3.1.4 输入多路转换器功能
40 (p39): 3.1.5 ADC采样转换操作模式
41 (p40): 3.1.6 ADC数据处理
42 (p41): 3.1.7 顺序采样与同时采样
42 (p42): 3.1.8 扫描顺序
43 (p43): 3.1.9 低功耗操作模式
44 (p44): 3.1.10 ADC停止操作模式
45 (p45): 3.1.11 校准
47 (p46): 3.1.12 引脚说明
48 (p47): 3.1.13 时钟
49 (p48): 3.1.14 中断
49 (p49): 3.2 计算机操作正常（COP）模块
49 (p50): 3.2.1 简介
50 (p51): 3.2.2 特点
50 (p52): 3.2.3 功能简介
51 (p53): 3.2.4 定时规范
51 (p54): 3.2.5 复位后的COP
51 (p55): 3.2.6 中断
51 (p56): 3.2.7 等待模式操作
51 (p57): 3.2.8 停止模式操作
52 (p58): 3.2.9 调试模式操作
52 (p59): 3.3 外部存储器接口（EMI）
52 (p60): 3.3.1 简介
52 (p61): 3.3.2 特点
52 (p62): 3.3.3 功能简介
54 (p63): 3.4 片内时钟合成模块（OCCS）
54 (p64): 3.4.1 简介
54 (p65): 3.4.2 特点
55 (p66): 3.4.3 功能简介
59 (p67): 3.4.4 晶体振荡器
59 (p68): 3.4.5 张弛振荡器
60 (p69): 3.4.6 锁相环（PLL）
62 (p70): 3.4.7 PLL频率锁相检测器模块
62 (p71): 3.4.8 参考时钟丢失检测器
62 (p72): 3.4.9 操作模式
63 (p73): 3.4.10 晶体振荡器
63 (p74): 3.4.11 陶瓷振荡器
63 (p75): 3.4.12 外部时钟源
64 (p76): 3.4.13 内部时钟源
64 (p77): 3.4.14 中断
64 (p78): 3.5 Flash存储器（FM）
64 (p79): 3.5.1 简介
65 (p80): 3.5.2 特点
65 (p81): 3.5.3 工作原理
67 (p82): 3.5.4 功能简介
67 (p83): 3.5.5 中断
68 (p84): 3.5.6 复位
68 (p85): 3.6 FlexCAN总线模块（FC）
68 (p86):…